http://elar.nung.edu.ua/handle/123456789/6851
Title: | Пристрій додавання багаторозрядних двійкових чисел |
Authors: | Николайчук, Я. М. Кімак, В. Л. Круліковський, Б. Б. |
Issue Date: | 2015 |
Publisher: | Державна служба інтелектуальної власності України |
Citation: | Пат. 97162 U Україна, МПК G06F 7/00. Пристрій додавання багаторозрядних двійкових чисел / Николайчук Я. М., Кімак В. Л., Круліковський Б. Б. ; заявник і патентовласник Івано-Франків. нац. техн. ун-т нафти і газу. - № u 2014 05380; заявлено 20.05.2014 ; опубл. 10.03.2015, Бюл. № 5. – 5 с. : іл. |
Abstract: | Пристрій додавання багаторозрядних двійкових чисел містить дві вхідні і одну вихідну шини, які є відповідно n-розрядними входами і n-розрядним виходом пристрою, в кожному розряді пристрою міститься повний однорозрядний суматор, вхід переносу якого підключений до виходу переносу суматора молодшого розряду пристрою, а вихід переносу підключений до входу переносу суматора старшого розряду пристрою. Додатково у кожному розряді суматора після порівняння однаковості біт шляхом зсуву стартових нулів у регістрі відбувається формування сигналу прискореного завершення операції додавання, кожний розряд пристрою додатково містить D-тригер, D-вхід якого з'єднаний з відповідним розрядом першої вхідної шини, входи синхронізації об'єднані між собою та S-входом D-тригера регістра зсуву і є четвертим входом пристрою, прямий вихід D-тригера з'єднаний з першим входом суматора, в кожному розряді пристрою вихід елемента «XOR» записується по R-входу в D-тригер багаторозрядного тактового регістра зсуву, інверсний вихід якого підключений до ланцюга логічних елементів «AND», вихід якого формує сигнал прискореного завершення операції підсумовування. |
URI: | http://elar.nung.edu.ua/handle/123456789/6851 |
Appears in Collections: | Патенти на корисну модель |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.